PATENT ABSTRACTS OF JAPAN

(11) Publication number: 63272080 A

(43) Date of publication of application: 09.11.88

(51) Int. CI

H01L 29/80 // H01L 29/48

(21) Application number: 62107201

(22) Date of filing: 30.04.87

(71) Applicant:

FUJITSU LTD

(72) Inventor:

HARADA NAOKI

(54) SEMICONDUCTOR DEVICE


(57) Abstract:

PURPOSE: To make a FET, which uses InGaAs with large electron mobility as a channel and is large in its speed and its transfer conductance, formable on a GaAs substrate, by forming a channel layer made of InGaAs on a semi- insulating GaAs substrate and next forming a Schottky gate electrode on the channel layer through a layer made of GaAs or the like.

CONSTITUTION: A channel layer 2, which is doped with one conductivity-type impurity and made of InGaAs, is formed on a semi-insulating GaAs substrate 7, and a Schottky gate electrode 4 is formed on the channel layer 2 through a layer 3 made of GaAs or AlGaAs, and next electrodes 5, 6 are formed to perform ohmic junction with said channel layer 2. For example, a molecular beam epitaxial or MOCVD method is used to make an undoped GaAs layer 1, an $In_xGa_{1.x}As(x=0.2)$ layer 2 doped with Si as an impurity, and an undoped GaAs layer 3 grow serially on the semi-insulating GaAs substrate 7. Subsequently, the gate electrode 4 is formed on a surface of the GaAs layer 3, and source and drain electrodes 5, 6 are formed on said layer including the

InGaAs layer 2.

COPYRIGHT: (C)1988, JPO& Japio



⑩ 日本国特許庁(JP) ⑪ 特許出願公開

⑫公開特許公報(A)

昭63-272080

Mint Cl. 1 . . .

識別記号

砂公開 昭和63年(1988)11月9日

H 01 L 29/80

广内整理番号 Q - 8122 - 5F

// H 01 L 29/48

H-8122-5F 発明の数 1 (全4頁) 審査請求 未請求 D-7638-5F

半導体装置 ◎発明の名称:

多代

頭 昭62-107201 創特

願 昭62(1987)4月30日 四出

 \blacksquare 爾発 明:者 原

直 插 神奈川県川崎市中原区上小田中1015番地。富士通株式会社

富士通株式会社 创出 願:人:

弁理士 井桁

神奈川県川崎市中原区上小田中1015番地。

1. 発明の名称 半珥体装置

2. 特許請求の範囲

「半絶縁性がりウム砒素(Gala)基板上に一導電型・ 不純物をドープしたインジウム・ガリウム・砒素 (inGaAs)よりなるチャネル層が形成され.

該チャネル陌上にガリウム砒素(GeAs)又はアルー ミニウム・ガリウム・砒素(AlGaAs)よりなる層を・ 介してショもデキゲート電極が形成され。

前記チャネル暦にオーミック接合する電極が形っ 成されて成ることを特徴とする半導体装置。

3. 発明の詳細な説明

(概要)

本発明では、現在最も良質で、大口径が得られ る半絶縁性GaAs(SI-GaAs) 基板を使用し、該基板: 上にエピクキシャル成長法によりまずGnAs層。つ: いで高濃度にドープされたInGaAs層。再びGaAs層 の順序で3層構造を形成し、この量子井戸InGalas 暦をチャネル暦としGaAs表面にゲート用ショット +電極、InGaAs層を含む上記3層にソース。ドレ ーン用オーミック電極を設けたInGaAsPET の構造 を提案する。

. 木PET ではInGaAsが、GaAsよりも高い電子移動 **度を持つという利点を生かし、また良好なショッ** トキバリアを形成出来ないという欠点をGaAsに置 き換えることにより補うことで、従来のGaAs PET より大幅に改善された特性が得られた。

in Ga As 暦の両側にある Ga As 暦の両方又は一方を AlGoAs層により置き換えることは特性の改善によ り有効である。

利用 (産業上の技術分野)

本発明は、化合物半導体 FBT特性の改善に関す

化合物半導体FBT では従来CaAs MBS FBT及び : GaAs IC が主流を占めている。じかしこれら煮子 に対する高速化収いは高出力化、高機能化等の要 求は潜在的に強く在る。これに対して三元化合物 半導体等新材料を用いたPET はこの期待に応える ものと目されている。

(従来の技術)

InGaAsはGaAs に比べて電子移動度が約 2 倍と大きく、また電子のピーク速度も高いため高速デバイスへの応用が期待されている。しかし In_{x} $Ga_{Im}As$ (x=0.53) はショットキバリアの高さが0.3eV と低くこのままではBESFETが作成出来ない。そのために第 3 図に示す如く、要面に更に一層 In_{x} $AI_{Im}As$ (x=0.52) 層を設けて比較的高いショットキバリア(0.6eV) を得るようにしたものが提案されている。

本例においては半路緑性インジウム場(SI-InP) 基板上にエピタキシヤル法により順次InAIAs層I, InGaAs層2、 InAIAs層3 を製作し、表面InAIAs層 にAIゲート電極4、金ゲルマニウム/金(Auge/Au) ソース5、ドレイン6 電極を作成する。各層の ま元はつきの通りである。

図者 物質名 海度 厚さ (cm -3) (A) 1 In x Al x As (x=0.52) 1000 2 In x Ga = As (x=0.53) 1.2x10¹⁷:Ge 1450 3 In x Al = As (x=0.52) 600

(発明が解決しようとする問題点)

基板にIng を使用する構造には下記のような欠点がある。

- i) 基板と格子整合をとるためにinGaAsはinx Gama As(x=0.53)、inAlAsはinx AlmaAs (x=0.52)と 磁密な組成制御が必要である。
- ※)良質で大口径の半絶縁性InP 結晶は現在容易に得られない。
- ii) 半路縁性InP 基板にドープされている鉄(Fe) の拡散係数が大きいために、エピタキシャル成長 工程においてこれがInGaAsチャネル個へ拡散する 問題がある。

(問題点を解決するための手段)

前記問題点は半絶縁性ガリウム砒素(GaAs)基板上に一尊電型不純物をドープしたインジウム・ガリウム・砒素(InGaAs)よりなるチヤネル層が形成され、

該チャネル層上にガリウム砒素(GaAs)又はアルミニウム・ガリウム・砒素(AIGaAs)よりなる層を介してショットキゲートな極が形成され。

前記チャネル層にオーミック接合する電極が形成されて成ることを特徴とする半導体装置によって一挙に解次点れる。

(作用)

本発明においては基板として良質で大口径のGaAsを使用する。本発明者はチャネル層となるInx GarxAs層の組成及び厚さは、例えばxa0.2、厚さ-150Aのように、基板の格子定数との差にもとずく欠陥が発生しない程度の範囲で任意に選び得ることを実験的に確かめGaAs基板上への該チャネル層の成長を可能にした。

尚。 鞍層のx 値としては0.15と0.25の間。厚さ としては80A と200Aの間程度が望ましい。

ゲート電極はInGaAs層直接にではなくその上のGaAs層に構成されるからショットキバリアも高く(0.8eV)、又チャネル圏を高ドープして高電子優度にしてもリーク電流を小さく抑えることができる。

CaAs の代わりにAlGaAsを用いることも可能で、 その場合ショットキバリアはGaAsよりも大きくな ス

GaAs又はAlGaAs層にも不純物をドープすることは、界面近傍のInGaAs側に2次元電子ガスを供給することができて、チャネル圏の電子濃度をさらに高くすることができる結果チャネルコンダクタンスの増大に有効な方法である。

(実施例)

第1図は本発明によるFET の断面模式図である。 半組縁性GaAs基板T の上に分子ピームエピタキシャル法又はMOCVD 法により、まずアンドープGaAs層 I. 次いで不純物としてシリコン(SI)をドープした Inx Ga (x o 0.2) 層2. アンドープGa A s 層3 を 個次成長させる。 Ga A s 層3 表面にゲート電極4 と In Ga A s 層を含む上記層にソース、ドレイン電極5. 6 を作成する。これら製作には通常の Ga A s MES FET 製作工程が使用できる。各層の諸元はつぎの通りである。

図番	物質名	温度	厚さ
		(c# ⁻³)	(A)
1	GaAs	ノンドーブ	20001
2	Ing Camas	2×10 14	150
	(x=0.2)	; \$ ١	
3	GaAs	ルドーフ	400

4 はAIゲート電極で厚さ4000A . 5 . 6 はそれぞれソース、ドレイン電極でAuGe(200A)/Au(3000A)で構成される。

第2図はInGaAs層の両側のGaAs層にも不純物を

伝達コンダクタンスの大きなFET がGaAs基板上に 製作できた。

4.図面の簡単な説明

第1図は本発明によるGaAs層で挟まれた InGaAs層をチャネル圏とするInGaAs FET の 断面構造を示す模式図。

第2図は第1図のCa As MCにドープされた場合の 図、

第3回は従来のInGalas FETの断面構造を示す模 式図 :参

である.

図において,

1.3はGaAsエピクキシアル暦、

2はInx Ga ⊷ As (x=0.2) エピクキシヤル層.

4はAIゲート電極。

5,6はそれぞれソース,ドレイン登極。 7は半絶経性GaAs基板。

1′はCaAsエピクキシヤルパッフア暦 を示す。 ドープした場合の例を示す。各層の諸元はつぎの 通りである。


図路	物質名	濃度	厚き
		(c=-3)	(A)
. 1 '	GaAs	アンドープ	10000
1	GaAs	1×10 10 :Si	100
2	.ln∝ Ga _{i⊷s} ∧s	2×10 16 :S1	150
	(x=0.2)		
3 ·	GaAs	1×10 ** :Si	400

4~7 は第1回における場合と同様である。


実施例においては、図番1、3の層にGaAsを用いたが、これの代わりにAlGaAsを用いるとショットキバリアの高さがより大きくなり、特性の改善には一層の効果がある。

(発明の効果)

本発明によれば、チャネルとしてGaAsより電子 移動度が1.5 倍大きいInGaAsを用いた高速で且つ



実施例によるInGaAs FETの断面模式図 第 | 図



他の実施例によるInGaAs FETの断面硬式図 第 2 図

